| Naslov: | Načrtovanje in verifikacija digitalnega bloka BiSS vmesnika |
|---|
| Avtorji: | ID Ves, Matevž (Avtor)
ID Rojc, Matej (Mentor) Več o mentorju...  |
|---|
| Datoteke: |  MAG_Ves_Matevz_2024.pdf (5,65 MB)
MD5: 3DFAF17445737B0F04420F210CF6187C
|
|---|
| Jezik: | Slovenski jezik |
|---|
| Vrsta gradiva: | Magistrsko delo/naloga |
|---|
| Tipologija: | 2.09 - Magistrsko delo |
|---|
| Organizacija: | FERI - Fakulteta za elektrotehniko, računalništvo in informatiko
|
|---|
| Opis: | Magistrsko delo obravnava izdelavo digitalnega BiSS (Angl. Bidirectional Serial Synchronous)
bloka, ki ga je mogoče integrirati v podrejeno napravo. BiSS protokol je bil razvit z namenom učinkovite
in zanesljive komunikacije na področju industrijske in senzorske komunikacije. Magistrsko delo prav
tako predstavlja postopek načrtovanja digitalnega dela integriranih vezij. Ta zajema izdelavo RTL opis,
sintezo, izdelavo položajnega načrta (Angl. Floorplan) ter verifikacijo.
Končni blok je testiran do frekvence 10MHz vhodnega taktnega signala na MA liniji, med drugim
pa zajema adaptivno časovno kontrolo (Angl. Ataptive Timeout), nastavljivo dolžino procesnih
podatkov, dostopa do registrov preko kontrolne komunikacije ter delovanje v verižni vezavi (Angl. Daisy
Chain). |
|---|
| Ključne besede: | integrirano vezje, digitalno vezje, BiSS vmesnik |
|---|
| Kraj izida: | Maribor |
|---|
| Založnik: | [M. Ves] |
|---|
| Leto izida: | 2024 |
|---|
| PID: | 20.500.12556/DKUM-90737 |
|---|
| UDK: | 621.3.049.77(043.2) |
|---|
| COBISS.SI-ID: | 224406019 |
|---|
| Datum objave v DKUM: | 22.10.2024 |
|---|
| Število ogledov: | 0 |
|---|
| Število prenosov: | 13 |
|---|
| Metapodatki: |    |
|---|
| Področja: | KTFMB - FERI
|
|---|
|
:
|
Kopiraj citat |
|---|
| | | | Skupna ocena: | (0 glasov) |
|---|
| Vaša ocena: | Ocenjevanje je dovoljeno samo prijavljenim uporabnikom. |
|---|
| Objavi na: |  |
|---|
Postavite miškin kazalec na naslov za izpis povzetka. Klik na naslov izpiše
podrobnosti ali sproži prenos. |
