| Title: | Načrtovanje in verifikacija digitalnega bloka BiSS vmesnika |
|---|
| Authors: | ID Ves, Matevž (Author)
ID Rojc, Matej (Mentor) More about this mentor...  |
|---|
| Files: |  MAG_Ves_Matevz_2024.pdf (5,65 MB)
MD5: 3DFAF17445737B0F04420F210CF6187C
|
|---|
| Language: | Slovenian |
|---|
| Work type: | Master's thesis/paper |
|---|
| Typology: | 2.09 - Master's Thesis |
|---|
| Organization: | FERI - Faculty of Electrical Engineering and Computer Science
|
|---|
| Abstract: | Magistrsko delo obravnava izdelavo digitalnega BiSS (Angl. Bidirectional Serial Synchronous)
bloka, ki ga je mogoče integrirati v podrejeno napravo. BiSS protokol je bil razvit z namenom učinkovite
in zanesljive komunikacije na področju industrijske in senzorske komunikacije. Magistrsko delo prav
tako predstavlja postopek načrtovanja digitalnega dela integriranih vezij. Ta zajema izdelavo RTL opis,
sintezo, izdelavo položajnega načrta (Angl. Floorplan) ter verifikacijo.
Končni blok je testiran do frekvence 10MHz vhodnega taktnega signala na MA liniji, med drugim
pa zajema adaptivno časovno kontrolo (Angl. Ataptive Timeout), nastavljivo dolžino procesnih
podatkov, dostopa do registrov preko kontrolne komunikacije ter delovanje v verižni vezavi (Angl. Daisy
Chain). |
|---|
| Keywords: | integrirano vezje, digitalno vezje, BiSS vmesnik |
|---|
| Place of publishing: | Maribor |
|---|
| Publisher: | [M. Ves] |
|---|
| Year of publishing: | 2024 |
|---|
| PID: | 20.500.12556/DKUM-90737 |
|---|
| UDC: | 621.3.049.77(043.2) |
|---|
| COBISS.SI-ID: | 224406019 |
|---|
| Publication date in DKUM: | 22.10.2024 |
|---|
| Views: | 0 |
|---|
| Downloads: | 33 |
|---|
| Metadata: |    |
|---|
| Categories: | KTFMB - FERI
|
|---|
|
:
|
Copy citation |
|---|
| | | | Average score: | (0 votes) |
|---|
| Your score: | Voting is allowed only for logged in users. |
|---|
| Share: |  |
|---|
Hover the mouse pointer over a document title to show the abstract or click
on the title to get all document metadata. |
