SLO | ENG | Piškotki in zasebnost

Večja pisava | Manjša pisava

Izpis gradiva

Naslov:Preverjanje pravilnosti obnašanja sistemov s sočasnostjo : magistrsko delo
Avtorji:Meolic, Robert (Avtor)
Kapus, Tatjana (Mentor) Več o mentorju... Novo okno
Brezočnik, Zmago (Komentor)
Datoteke:.pdf magister.pdf (1,10 MB)
 
Jezik:Slovenski jezik
Vrsta gradiva:Delo ni kategorizirano (r6)
Tipologija:2.09 - Magistrsko delo
Organizacija:FERI - Fakulteta za elektrotehniko, računalništvo in informatiko
Opis:Magistrsko delo obravnava metode preverjanja pravilnosti obnašanja sistemov, ki temeljijo na opisu sistema s procesno algebro. Podana je definicija procesne algebre in primeri opisov sistemov s procesi. Predstavljeno je ugotavljanje ekvivalence sledi, stroge, vejitvene in šibke opazovalne ekvivalence, ugotavljanje testne ekvivalence ter simbolično preverjanje modelov z izjavno vejitveno temporalno logiko ACTL. Vse obravnavane metode se med seboj odlično dopolnjujejo in skupaj tvorijo močno orodje za formalno verifikacijo sistemov. V magistrskem delu je opisana izvedba takšnega orodja z BDD-ji. Uporaba orodja je ponazorjena na primeru verifikacije komunikacijskega protokola BRP.
Ključne besede:formalne metode verifikacije, sistemi s sočasnostjo, procesne algebre, opazovalne ekvivalence, testne ekvivalence, simbolično preverjanje modelov, ACTL, BDD
UDK:621.39:681.326.77
COBISS_ID:4972822 Povezava se odpre v novem oknu
Licenca:CC BY 4.0
To delo je dosegljivo pod licenco Creative Commons Priznanje avtorstva 4.0 Mednarodna
Število ogledov:190
Število prenosov:15
Metapodatki:XML RDF-CHPDL DC-XML DC-RDF
Področja:Ostalo
:
  
Skupna ocena:(0 glasov)
Vaša ocena:Ocenjevanje je dovoljeno samo prijavljenim uporabnikom.
Objavi na:AddThis
AddThis uporablja piškotke, za katere potrebujemo vaše privoljenje.
Uredi privoljenje...

Postavite miškin kazalec na naslov za izpis povzetka. Klik na naslov izpiše podrobnosti ali sproži prenos.

Sekundarni jezik

Jezik:Angleški jezik
Naslov:Checking correctness of concurrent systems behaviour
Opis:This master thesis is about methods for checking corectness of concurrent systems behaviour based on the system specification with a process algebra. A definition of the process algebra and some examples of system specifications in terms of process are given. The master thesis presents the checking of trace equivalence, and symbolic model checking with propositional branching-time temporal logic ACTL. All discussed methods together form an efficient tool for formal verification of systems. An implementation of such atool with BDDs is described. The usage of the tool is demonstrated on the verification of communication protocol BRP.
Ključne besede:formal methods of system verification, concurrent systems, process algebra, observational equivalences, testing equivalences, symbolic model checking, ACTL, BDD


Komentarji

Dodaj komentar

Za komentiranje se morate prijaviti.

Komentarji (0)
0 - 0 / 0
 
Ni komentarjev!

Nazaj
Logotipi partnerjev Univerza v Mariboru Univerza v Ljubljani Univerza na Primorskem Univerza v Novi Gorici