| | SLO | ENG | Piškotki in zasebnost

Večja pisava | Manjša pisava

Izpis gradiva

Naslov:DSP SISTEM RAZŠIRJEN Z FPGA ZA VODENJE HITRO ODZIVNIH POGONOV
Avtorji:Čurkovič, Milan (Avtor)
Jezernik, Karel (Mentor) Več o mentorju... Novo okno
Datoteke:.pdf DR_Curkovic_Milan_2014.pdf (5,84 MB)
 
Jezik:Slovenski jezik
Vrsta gradiva:Doktorska disertacija (m)
Tipologija:2.08 - Doktorska disertacija
Organizacija:FERI - Fakulteta za elektrotehniko, računalništvo in informatiko
Opis:V delu je predstavljen razvoj in izdelava DSP sistema za vodenje motornih pogonov. Sistem je nato razširjen z zmogljivim FPGA vezjem za izvajanje časovno kritičnih procesov pri vodenju. Zmanjšanje zakasnitev in s tem razširitev frekvenčnega pasu nam pri tokovnem vodenju izboljša delovanje tudi pri nespremenljivi stikalni frekvenci pretvornika. Prikazana je izvedba vodenja položaja enosmernega motorja z aparaturno izvedbo tokovnega regulatorja. Kompenzacija nihanja navora BLDC motorja ob komutaciji je potrjena s simulacijo. V FPGA je izveden regulator faznih tokov PMSM motorja. Rezultati take izvedbe so potrjeni tako simulacijsko kot eksperimentalno in potrjujejo izboljšanje delovanja ob zmanjšanju nihanja navora ali zmanjšanju preklopnih izgub (manjše število preklopov) v primerjavi z drugimi metodami.
Ključne besede:DSP, FPGA, FPGA izvedba, načrtovanje aparaturne opreme, nihanje navora
Leto izida:2013
Založnik:[M. Čurkovič]
Izvor:Maribor
UDK:681.5:621.313.2(043.3)
COBISS_ID:271692032 Povezava se odpre v novem oknu
NUK URN:URN:SI:UM:DK:SMXETNUM
Število ogledov:1066
Število prenosov:141
Metapodatki:XML RDF-CHPDL DC-XML DC-RDF
Področja:KTFMB - FERI
:
  
Skupna ocena:(0 glasov)
Vaša ocena:Ocenjevanje je dovoljeno samo prijavljenim uporabnikom.
Objavi na:AddThis
AddThis uporablja piškotke, za katere potrebujemo vaše privoljenje.
Uredi privoljenje...

Postavite miškin kazalec na naslov za izpis povzetka. Klik na naslov izpiše podrobnosti ali sproži prenos.

Sekundarni jezik

Jezik:Angleški jezik
Naslov:FPGA EXTENSION OF DSP SYSTEM FOR TIME-CRITICAL TASKS IN DRIVE CONTROL
Opis:This paper presents the development and implementation of DSP control system for motor drives. The system is then extended with a powerful FPGA circuit to implement time-critical processes in management. Reduced time delay and extended bandwidth improve performance even at a fixed converter switching frequency. Additional hardware current controller in DC motor position control loop is developed, simulated and experimentally tested. Compensation of BLDC motor torque ripple at commutation is confirmed by simulation. Within the FPGA is realized PMSM motor phase currents controller. The results of are verified by simulation and experimentally improve the operation by reduction of the switching losses (fewer inverter leg switching) in comparison by other methods.
Ključne besede:DSP, FPGA, FPGA Implementation, Hardware design, Torque ripple


Komentarji

Dodaj komentar

Za komentiranje se morate prijaviti.

Komentarji (0)
0 - 0 / 0
 
Ni komentarjev!

Nazaj
Logotipi partnerjev Univerza v Mariboru Univerza v Ljubljani Univerza na Primorskem Univerza v Novi Gorici