| | SLO | ENG | Piškotki in zasebnost

Večja pisava | Manjša pisava

Iskanje po katalogu digitalne knjižnice Pomoč

Iskalni niz: išči po
išči po
išči po
išči po
* po starem in bolonjskem študiju

Opcije:
  Ponastavi


1 - 6 / 6
Na začetekNa prejšnjo stran1Na naslednjo stranNa konec
1.
Nelinearno vodenje BLDC motorja po metodi drsnega režima : magistrsko delo
Mihael Pliberšek, 2022, magistrsko delo

Opis: V magistrskem delu smo predstavili vodenje enosmernega brezkrtačnega motorja z uporabo metode drsnega režima. V nalogi je najprej na kratko predstavljeno osnovno vodenje oz. princip delovanja brezkrtačnega motorja, nato je opisan način vodenja v orientaciji polja (FOC), kjer so kasneje dodani regulatorji na osnovi drsnega režima. V nadaljevanju je izpeljan matematični model motorja, na podlagi katerega smo izvedli simulacije vodenja kaskadne regulacije položaja, hitrosti in toka. Za konec smo vodenje implementirali še na razvojni ploščici STM32 ter predstavili rezultate.
Ključne besede: enosmerni brezkrtačni motor (BLDC), vodenje v orientaciji polja (FOC), nelinearno vodenje, SMC, ARM STM32
Objavljeno v DKUM: 24.10.2022; Ogledov: 668; Prenosov: 129
.pdf Celotno besedilo (6,89 MB)

2.
SAMONASTAVLJIVI PD REGULATOR ZA DC/DC PRETVORNIK NAVZDOL OSNOVAN NA ALGORITMU TEORIJE ROJEV DELCEV
Dejan Gjura, 2016, magistrsko delo

Opis: Tema magistrske naloge je regulacijska proga, v kateri kot proces nastopa klasičen DC-DC pretvornik navzdol. Pretvornik je reguliran s klasičnim PD regulatorjem. Parametra PD regulatorja nista poznana in se določata ter optimirata s pomočjo ATRD (algoritem teorije rojev delcev). Parametra je potrebno določit tako, da bo odziv DC-DC pretvornika v skladu s predpisano dinamiko izhodne napetosti DC-DC pretvornika. Za opisan problem je bil najprej zgrajen simulacijski računalniški model, ki je bil testiran na simulacijskem vezju, realiziranem v programskem paketu MATLAB SIMULINK. Simulacija je pokazala, da je mogoče z ATRD zelo dobro določiti optimalna parametra PD regulatorja. Tako dobljena parametra regulatorja sta dovolj kakovostna, da lahko z njima brez težav reguliramo pretvornik tako, da je odziv v skladu s predpisano dinamiko izhodne napetosti DC-DC pretvornika. Izdelano je bilo tudi eksperimentalno vezje, s pomočjo katerega se je v realnosti testirala zgoraj opisana aplikacija. ATRD, regulator, AD pretvornik, sklop za generiranje pulzno širinsko moduliranih signalov ter ostali pomožni sklopi so realizirani s pomočjo mikrokrmilnika dsPIC. Stikalna frekvenca DC-DC pretvornika znaša 50 kHz. Testi so potrdili možnost izvajanja regulacije v realnem času.
Ključne besede: pretvornik navzdol, ATRD, nelinearno vodenje, dsPIC implementacija
Objavljeno v DKUM: 18.11.2016; Ogledov: 1502; Prenosov: 132
.pdf Celotno besedilo (2,67 MB)

3.
NELINEARNI PRISTOP K REGULACIJI PRETVORNIKA NAVZDOL Z UPORABO POLJA PROGRAMIRLJIVIH LOGIČNIH VRAT
Mitja Truntič, 2009, doktorska disertacija

Opis: V nalogi je predstavljena izvedba napetostne regulacije pretvornika navzdol z regulatorjem stanj podprtim s sistemom mehke logike. Regulacija je izvedena v programirljivem vezju FPGA (Fields Programmable Gate Array). Parametri regulatorja z mehko logiko se nastavljajo z genetskim algoritmom glede na želen dinamični odziv napetostno reguliranega pretvornika navzdol. Podan nelinearni pristop k regulaciji pretvornika navzdol je bil najprej preskušen na simulacijskem vezju, izdelanem v programskem paketu MATLAB/SIMULINK. Rezultati simulacij so potrdili, da se je s spremenljivo nastavitvijo ojačanj regulatorja stanj možno približati želenemu dinamičnemu odzivu napetostno reguliranega pretvornika navzdol, glede na fizikalne omejitve delovanja pretvornika ter zmožnosti regulatorja. Na osnovi dobljenih rezultatov iz simulacij je bilo izdelano eksperimentalno vezje, na katerem je bila preverjena nelinearna regulacija napetosti pretvornika navzdol. Regulator z ostalimi potrebnimi enotami za zajemanje digitalnih signalov iz analogno-digitalnega pretvornika ter generiranje pulznoširinskih signalov so izvedeni v programirljivem vezju FPGA. Celoten regulacijski algoritem se izračuna v 60ns, kar omogoča izvajanje v realnem času. Stikalna frekvenca napetostno reguliranega DC-DC pretvornika navzdol znaša 200KHz.
Ključne besede: pretvornik navzdol, regulator stanja, FPGA implementacija, nelinearno vodenje, mehka logika in genetski algoritmi
Objavljeno v DKUM: 07.04.2009; Ogledov: 3691; Prenosov: 370
.pdf Celotno besedilo (3,85 MB)

4.
5.
6.
Iskanje izvedeno v 0.13 sek.
Na vrh
Logotipi partnerjev Univerza v Mariboru Univerza v Ljubljani Univerza na Primorskem Univerza v Novi Gorici