| | SLO | ENG | Cookies and privacy

Bigger font | Smaller font

Search the digital library catalog Help

Query: search in
search in
search in
search in
* old and bologna study programme

Options:
  Reset


1 - 6 / 6
First pagePrevious page1Next pageLast page
1.
2.
3.
IZVEDBA MEHKEGA REGULATORJA HITROSTI MOBILNEGA ROBOTA S POLJEM PROGRAMIRLJIVIH LOGIČNIH VRAT
Jernej Otič, 2010, undergraduate thesis

Abstract: Delo obravnava problem izvedbe mehke regulacije hitrosti enosmernega motorja s poljem programljivih logičnih vrat. Za atraktivnejšo in realnejšo predstavitev smo regulacijo vgradili in preizkusili na mobilnem robotu z enosmernimi motorji na pogonskem sklopu. Delo sestavljajo trije sklopi. V prvem sklopu so podane osnove teorije mehke logike. Drug sklop podaja opis simulacij, s katerimi smo na matematičnem modelu mobilnega robota razvili in preskusili mehki regulator hitrosti. Tretji sklop opisuje izvedbo mehkega regulatorja na polju programirljivih logičnih vrat (FPGA). Za programiranje vezij FPGA smo uporabili programski paket Xilinx ISE WebPACK. Simulacijo smo izvedli s pomočjo programskega paketa MATLAB/Simulink.
Keywords: programirljiva logična vezja, mehka logika, mobilni robot, regulacija
Published: 09.03.2011; Views: 1289; Downloads: 66
.pdf Full text (2,04 MB)

4.
RAZŠIRITVENI MODUL ZA RAZVOJNO PLOŠČO AVNET SPARTAN 3A
Aljaž Babič, 2011, undergraduate thesis

Abstract: V diplomskem delu obravnavamo razširitveni modul za razvojno ploščo Avnet Spartan 3A za analogno/digitalno (A/D) in digitalno/analogno (D/A) pretvorbo. Predstavimo FPGA programirljiva logična vezja, opišemo razvojno ploščo Avnet Spartan 3A ter podamo osnove za načrtovanje VF tiskanih vezij. V nadaljevanju s pomočjo načrtovalskega orodja Altium Designer Summer 09 izdelamo tiskano vezje razširitvenega modula. Vmesnik SPI, ki skrbi za komunikacijo vezja FPGA z razširitvenim modulom, smo opisali z jezikom VHDL ter pravilnost delovanja preverili s simulacijo. Delovanje celotnega vezja smo preverili z meritvijo ter komentirali dobljene rezultate.
Keywords: A/D pretvornik, D/A pretvornik, FPGA - Programirljiva logična vezja
Published: 08.07.2011; Views: 2145; Downloads: 138
.pdf Full text (2,77 MB)

5.
DETEKTOR FAZNE NAPAKE SIGNALOV OPTIČNEGA ENKODERJA
Luka Brinovšek, 2011, bachelor thesis/paper

Abstract: V diplomski nalogi je predstavljen princip delovanja detektorja fazne razlike. Izvedli smo ga v Xilinx ISE kot program za razvojno ploščo Spartan 3A, zapisan v programskem jeziku VHDL. V Programu ISE smo opravili tudi računalniško simulacijo. Predstavili smo tudi delovanje vhodnega vezje ter opravljene meritve na njem. Ob koncu pa so prikazane meritve delovanja detektorja, ki je sprogramiran na protobordu Spartan 3A ter povezan s pripadajočim analognim vhodnim vezjem.
Keywords: Detektor fazne napake, enkoder pomika, programirljiva logična vezja FPGA
Published: 27.09.2011; Views: 1549; Downloads: 99
.pdf Full text (5,01 MB)

6.
IZVEDBA HITRE DISKRETNE KOSINUSNE TRANSFORMACIJE Z VEZJI FPGA
Mladen Mikulić, 2012, undergraduate thesis

Abstract: V diplomskem delu je opisano načrtovanje in izvedba modula za izračun hitre diskretne kosinusne transformacije (DCT) z vezji FPGA. Glavni del predstavlja vezje za množenje vhodnega signala s koeficienti matrike DCT velikosti 40x40 elementov. Vezje smo opisali z visokonivojskim jezikom VHDL v razvojnem okolju Xilinx ISE WebPACK.
Keywords: programirljiva logična vezja FPGA, jezik VHDL, diskretna kosinusna transformacija, digitalna vezja
Published: 23.07.2012; Views: 2011; Downloads: 146
.pdf Full text (4,14 MB)

Search done in 0.07 sec.
Back to top
Logos of partners University of Maribor University of Ljubljana University of Primorska University of Nova Gorica