| | SLO | ENG | Cookies and privacy

Bigger font | Smaller font

Search the digital library catalog Help

Query: search in
search in
search in
search in
* old and bologna study programme

Options:
  Reset


1 - 1 / 1
First pagePrevious page1Next pageLast page
1.
Integracija procesorskega jedra v NFC vmesnik : magistrsko delo
Kevin Slavinec, 2022, master's thesis

Abstract: V magistrski nalogi je opisana integracija in verifikacija procesorskega jedra v vmesnik NFC. Predstavljeno je osnovno delovanje posameznih sklopov integracije, delovanje vmesnika NFC in procesorskega jedra. Pri integraciji smo se soočili z načrtovanjem digitalnih blokov za medsebojno komunikacijo vmesnika NFC in procesorskega jedra preko podatkovnih vodil AHB in APB. Preuredili smo pomnilniško arhitekturo procesorskega jedra tako, da smo lahko postavili digitalni del – registre in notranji pomnilnik vmesnika NFC na mesta v pomnilniški arhitekturi, kjer dostopa procesorsko jedro. Za potrebe verifikacije sistema smo razvili programsko kodo za procesorsko jedro, preko katerega krmilimo vmesnik NFC. Delovanje vmesnika NFC smo preverili s simulacijo protokola FeliCa, s katerim smo simulirali prisotnost kartice na antenskih priključkih vmesnika NFC. S tem smo preverili sprejem in vpis podatkov v notranji pomnilnik vmesnika NFC. Soočili smo se tudi z načrtovanjem protokola SWD za razhroščevanje procesorskega jedra, vpisom programske kode preko SWD vodila v pomnilnik in izvajanje kode, vpisane v pomnilnik RAM.
Keywords: procesorsko jedro, vmesnik NFC, SoC, AHB, APB, FeliCa, SWD
Published in DKUM: 21.10.2022; Views: 350; Downloads: 29
.pdf Full text (3,31 MB)

Search done in 0.04 sec.
Back to top
Logos of partners University of Maribor University of Ljubljana University of Primorska University of Nova Gorica