SLO | ENG | Cookies and privacy

Bigger font | Smaller font

Search the digital library catalog Help

Query: search in
search in
search in
search in
* old and bologna study programme

Options:
  Reset


1 - 4 / 4
First pagePrevious page1Next pageLast page
1.
2.
PROGRAMSKO OKOLJE ZA NAČRTOVANJE PROGRAMIRLJIVIH VEZIJ S POMOČJO RAZVOJNE ENOTE
Blaž Zidarič, 2009, undergraduate thesis

Abstract: V diplomskem delu je opisano programsko okolje za načrtovanje programirljivih vezij s pomočjo razvojne enote. Predstavljen je postopek dela s programskim okoljem Xilinx ISE in simulatorjem ModelSim. Razvojna enota je namenjena predvsem pedagoškim namenom za povezavo med računalnikom ter programskim okoljem Xilinx ISE. Cilj diplomskega dela je bil pripraviti uporabniška navodila za delo s programskim okoljem za načrtovanje programirljivih vezij s pomočjo razvojne enote. Podan je tudi primer načrtovanja časovnega multiplekserja 2:1 s programirljivim vezjem Spartan 3E XC3S100E, ki je generiran s periodo 2 s.
Keywords: razvojna enota, programsko okolje za načrtovanje Xilinx ISE, programirljiva vezja, uporabniška navodila, primer načrtovanja
Published: 18.05.2009; Views: 1607; Downloads: 80
.pdf Full text (3,00 MB)

3.
UPORABA FPGA VEZIJ PRI UČNEM PROCESU IN IZVEDBA REGULACIJE PRETVORNIKA NAVZDOL
Jernej Otič, 2009, undergraduate thesis

Abstract: Diplomska naloga je sestavljena iz dveh delov, prvi del je prvenstveno namenjen kot navodilo za delo z učnim sistemom Nexys in vsebuje opis učne platforme Nexys, navodila za uporabo programskega paketa Xilinx ISE ter primere laboratorijskih vaj, ki so namenjene za delo z Nexys pri predmetu digitalna tehnika. Drugi del diplomske naloge pa je implementacija histereznega regulatorja za DC/DC pretvornik navzdol na učni platformi Nexys, opisan bo tudi nadzorno komunikacijski grafični vmesnik za PC, napisan v programskem paketu Delphi. V tem delu sem želel pokazati, kako lahko uporabimo različne tehnologije in različna programska orodja, da dobimo končni izdelek.
Keywords: DC/DC Pretvornik navzdol, Delphi, RS232, histerezni regulator, programirna FPGA vezja, Xilinx, ISE
Published: 15.05.2009; Views: 1625; Downloads: 116
.pdf Full text (2,80 MB)

4.
FPGA KRMILNIK ZA BLAC MOTOR PRALNEGA STROJA
Matej Juhart, 2011, bachelor thesis/paper

Abstract: V diplomskem delu obravnavamo uporabo BLAC (brezkrtačni izmenični) motorja oz. sinhronskega motorja s trajnimi magneti v pralnih strojih. Osredotočamo se na regulacijski sistem BLAC motorja, ki je zgrajen z Nexys 2 FPGA razvojno ploščo, trifaznim mostom in vmesno kartico. V okviru diplomskega dela je opisana izdelava vmesne kartice, ki povezuje trifazni most z Nexys 2 razvojno ploščo. Tiskano vezje vmesne kartice smo izdelali s programskim orodjem Altium Designer. Programiranje FPGA vezja na Nexys 2 razvojni plošči je izvedeno s programskim orodjem Xilinx ISE WebPACK, v VHDL programskem jeziku. Algoritem vodenja motorja po hitrosti je implementiran na FPGA vezju. Krmilnik se lahko poveže z namenskim merilnim sistemom preizkuševališča pralnega stroja.
Keywords: Pralni stroj, BLAC, FPGA, Xilinx ISE WebPACK, Altium Designer
Published: 02.11.2011; Views: 1834; Downloads: 170 
(1 vote)
.pdf Full text (4,04 MB)

Search done in 0.02 sec.
Back to top
Logos of partners University of Maribor University of Ljubljana University of Primorska University of Nova Gorica